BIT NUMBER REDUCTION CIRCUIT AND FREQUENCY SYNTHESIZER USING THE SAME

Patent Number:

JP6104750

Publication date:

1994-04-15

Inventor(s):

KOKUBO MASARU; others: 01

Applicant(s):

HITACHI LTD

Requested Patent:

□ JP6104750

Application Number: JP19920250907 19920921

Priority Number(s):

IPC Classification:

H03L7/18; H03L7/06

EC Classification:

Equivalents:

Abstract

PURPOSE:To improve the resolution of the oscillation frequency of a frequency synthesizer. CONSTITUTION: A sawtooth wave circuit 1 which works with a reference signal fr is provided together with a sawtooth wave circuit 2 which works based on the division number N designated previously and the output of a voltage control oscillator VCO 8, and a digital phase comparator which controls the oscillation frequency of the VCO 8 based on the difference between the output of the circuit 1 and the output of the circuit 2. Furthermore a circuit which controls the oscillation frequency of the VCO 8 consists of a bit number reduction circuit 53 containing a DELTASIGMA type noise shaping circuit, a D/A converter 9, and an LPF 54. In such a constitution, a frequency synthesizer of the high resolution of 100Hz or less can be obtained even with a D/A converter of about 12 bits.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平6-104750

(43)公開日 平成6年(1994)4月15日

(51) Int.Cl. ⁵ H 0 3 L	7/18 7/06	識別記号	庁内整理番号	FI			技術表示箇所	
	.,		9182-5 J	H03L	7/18		2	
			8730-5 J		7/06		В	
				:	審査請求	未請求	請求項の数 9 (全 19 頁)	
(21)出願番号 特		特顧平4-250907	•	(71)出顧人				
						土日立製化		
(22)出顧日		平成4年(1992)9月21日			東京都	千代田区 科	申田駿河台四丁目6番地	
				(72)発明者				
					東京都區	国分寺市項	東恋ケ窪1丁目280番地株	
				1	式会社E	3立製作所	听中央研究所内	
				(72)発明者	中川 オ	隹一		
					東京都台	F代田区 ^本	中田駿河台四丁目6番地株	
					式会社日	3 立製作所	析内	
				(74)代理人	弁理士	薄田 禾	1)幸	


(54) 【発明の名称】 ビット数低減回路及びそれを用いた周波数シンセサイザー

(57)【要約】

【目的】周波数シンセサイザーの発振周波数の分解能を 高める。

【構成】基準信号 f r にて動作する鋸歯状波回路 1 と予め指定された分周数 N と電圧制御発振器(V C O)8の出力により動作する鋸歯状波回路 2 と鋸歯状波回路 1 出力と鋸歯状波回路 2 出力との差分から V C O 8 の発振周波数制御を行うディジタル位相比較を用いた周波数シンセサイザーにおいて、V C O 8 の発振周波数制御を行う回路が Δ Σ 型ノイズシェーピング回路によるピット数低減回路 5 3 とD / A 変換器 9 と低域遮断フィルタ 5 4 から構成される。

【効果】12ビット程度のビット数のD/A変換器でも 100Hz以下の高分解能な周波数シンセサイザーが可能となる。



【特許請求の範囲】

【請求項1】一定ピット数のデータ語長を持つ入力信号 を、上記一定ピット数のデータ語長よりも短いビット数 の出力信号に変換するピット数低減回路であって、上記 入力信号を量子化する第1の量子化器と、上器第1の量 子化器の出力と上記入力信号との差分をとる第1の減算 器と、上記第1の減算器の出力を入力とするノイズシェ ーピング回路と、上記第1の量子化器の出力を遅延させ る遅延器と上記遅延器の出力と上記ノイズシェーピング 回路の出力との加算をし上記出力信号とする加算器とを 10 有して構成されることを特徴とするビット数低減回路。

【請求項2】請求項1記載のピット数低減回路におい て、上記ノイズシェーピング回路が上記第1の減算器の 出力と第2の量子化器の出力との差分をとる第2の減算 器と、上記第2の減算器の出力を積分する第1の積分器 と、上記第1の積分器の出力を量子化する上記第2の量 子化器から構成されることを特徴としたピット数低減回

【請求項3】請求項1記載のピット数低減回路におい 出力と第2の量子化器の出力との差分をとる第2の減算 器と、上記第2の減算器の出力を積分する第1の積分器 と、上記第1の積分器の出力から利得器の出力を減算す る第3の減算器と、上記第3の減算器の出力を積分する 第2の積分器と、上記第2の積分器の出力を量子化する 上配第2の量子化器と、上配第2の量子化器の出力に2 倍の利得を与える上記利得器とを有して構成されること を特徴としたビット数低減回路。

【請求項4】一定ビット数のデータ語長を持つ入力信号 を、上記一定ビット数のデータ語長よりも短いビット数 30 の出力信号に変換するビット数低減回路であって、上記 入力信号に周期的に変化する信号を加算する加算器と、 上記加算器の出力を量子化する第1の量子化器と、上器 第1の量子化器の出力と上記入力信号との差分をとる第 1の減算器と、上記第1の減算器の出力が入力となるノ イズシェーピング回路と、上記第1の量子化器出力を遅 延させる遅延器と、上記遅延器の出力と上記ノイズシェ ーピング回路出力との加算をとり上記出力信号とする加 算器とを有して構成されることを特徴とするピット数低

【請求項5】基準発振器から供給される基準信号に基づ いて鋸歯状波を発生する第1の鋸歯状波回路と、予め指 定された分周数と電圧制御発振器の出力にもとづいて鋸 歯状波を発生する第2の鋸歯状波回路と、上記第1の鋸 歯状波回路の出力と上記第2の鋸歯状波回路の出力から 上配第1及び第2のの鋸歯状波回路の鋸歯状波の位相差 を検出するディジタル位相比較回路と、上記ディジタル 位相比較回路の出力によって上記電圧制御発振器の発振 周波数制御を行う回路を持ち、上記基準信号と上記分周 サイザーにおいて、上記電圧制御発振器の発振周波数制 御を行う回路が、上記請求項1又は4のピット数低減回 路と、上記ピット数低減回路の出力をアナログ信号に変 換するD/A変換器と、上記D/A変換器の出力を入力 とする低域遮断フィルタとを有して構成されることを特 徴とする周波数シンセサイザー。

【請求項6】上記第1の鋸歯状波回路、上記第2の鋸歯 状波回路、上記ディジタル位相比較回路及び上記ピット 数低減回路の一部もしくは全部をディジタル信号処理装 置を共用化して信号処理を行うことを特徴とする周波数 シンセサイザー。

【請求項7】請求項5記載の周波数シンセサイザーにお いて、更に、上記分周数をアドレスとし上記電圧制御発 振器の収束時の上記ピット数低減回路の入力値を記憶 し、新たに設定する上記電圧制御発振器の発振周波数を 初期値として出力する記憶回路を付加して構成されたこ とを特徴とする周波数シンセサイザー。

【請求項8】請求項5記載の周波数シンセサイザーにお いて、更に、上記分周数をアドレスとし上記電圧制御発 て、上記ノイズシェーピング回路が上記第1の減算器の 20 振器の収束時の上記ピット数低減回路の入力値を記憶す る記憶回路と、新たに設定する分周数によって、上記記 億回路から読みだされた上記ピット数低減回路の入力値 から上記電圧制御発振器の制御信号を演算し上記電圧制 御発振器の初期値とする演算装置とを付加して構成され たことを特徴とする周波数シンセサイザー。

> 【請求項9】請求項5、6、7又は8記載の周波数シン セサイザーと、上記周波数シンセサイザーからの発振周 波数の信号が加えられる復調器及び変調器を持つ伝送装

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ビット数低減回路及び それを用いた周波数シンセサイザー、更に詳しく言え ば、一定ピット数のデータ語長を持つ入力信号を上記一 定ビット数のデータ語長よりも短いビット数の出力信号 に変換するピット数低減回路及び位相同期ループに上記 ビット数低減回路を用いを用いたディジタル位相比較型 周波数シンセサイザーに関する。

[0002]

【従来の技術】周波数シンセサイザーは各種のものが知 られており、特に集積回路の発達により位相同期ループ を用いた周波数シンセサイザーが良く用いられる。多数 の通信チャネルを有する移動通信装置では、電圧制御発 振器(VCO)、可変分周器、水晶発振器を用いて位相 同期ループ(PLL)を構成し、可変分周器の分周数を 選択して必要な通信チャネル周波数を発生させる周波数 シンセサイザーを用いている。PLLはVCOの出力信 号を可変分周器で分周した信号の位相と水晶発振器出力 信号から生成した基準信号の位相とを位相比較器で比較 数との積に比例した発振周波数で発振する周波数シンセ 50 し、アナログ値の比較結果をフィルタで積分した後、V

COの周波数制御端子に印加する一連の帰還ループを持 つ構成となっている。この位相比較結果には高周波成分 が含まれるので、これらの成分を除くために上記フィル 夕の積分時定数を大きくする必要があり、このため、可 変分周器の分周数を変更して通信チャネル周波数を切替 える場合、上記フィルタを構成するコンデンサの充放電 に時間を要するため、高速に周波数を切替えることがで きないという問題がある。

【0003】この問題は、位相比較出力をアナログ値で 出力することに起因するので、これを解消する周波数シ 10 ンセサイザーが提案された(参考文献:梶原、中川"高 速周波数ホッピングが可能なPLLシンセサイザー"、 電子情報通信学会論文誌B-2、Vol. J73-B -2、 No. 2 、pp95-102、1990年2 月)。この提案の周波数シンセサイザーは位相比較その ものを数値演算により行い、比較結果に含まれる高周波 成分を単純な演算によって除去する構成であり、積分時 定数の大きなフィルタを不要とすることができ、周波数 切替え時間の短縮が図れる。

ザーの動作原理を簡単に説明する。まず、位相比較器の 一方の入力には基準信号の位相に同期して周期T/K (Kは任意の整数)毎にM/Kずつ増加し、周期T毎に リセットされるピーク値Mの鋸歯状波が入力され、位相 比較器の他方の入力にはVCOの出力信号を分周数P (Pは任意の整数) のカウンタにより分周し、カウンタ 出力に同期して周波数シンセサイザーの出力周波数毎に 予め定められた数値Bずつ増加し、カウンタ出力がMを 越えた場合、カウンタ出力からMを減ずる構成の鋸歯状 波が入力される。上記位相比較器は、上記2つの鋸歯状 30 波の差分を取り、上記2つの鋸歯状波の位相差を出力す る。上記2つの鋸歯状波のピーク値となる位相がずれて いると位相比較器出力に周期Tの振幅±Mの飛びが発生 する。従って、位相補正器においてこの飛びを吸収し、 位相比較器出力を直流化する。この直流化された位相比 較値をD/A変換器にてアナログ値に変換したのち、V C〇の周波数制御端子に印加する。この時のVC〇の発 振周波数 f・は、(1) 式にて表せる。

 $f_v = (M \times P) \div (B \times T)$...(1)

このように位相比較を数値にて行えるので、前述したフ 40 ィルタが不要となり、高速の周波数切替えが可能とな る。

[0005]

【発明が解決しようとする課題】 D/A変換器を用いて VCOを制御する場合、D/A変換器の分解能が周波数 シンセサイザーの周波数設定精度を決める要素となる。 例えば、VCOの周波数の可変制御範囲が40MHzで ある場合、100Hz以下の設定精度を得ようとする と、D/A変換器に必要なピット数は19ビット以上と

な課題であるため、周波数シンセサイザーを半導体基板 上に集積化することが求められている。しかし、19ピ ット以上のD/A変換器は半導体における素子精度の限 界から実現が困難であるため、従来はD/A変換するビ ット数を適宜分割し、例えば、12ピットのD/A変換 器と7ピットのD/A変換器にわけ、各々のD/A変換 器の出力を加算することによって個々のD/A変換器の ピット数を小さくする方法がとられている。しかし加算 するため、量子化レベルに不連続性が発生し、周波数シ ンセサイザーに使用した場合、希望する周波数設定精度 が得られない。従って本発明では、半導体基板上に集積 化しやすく、高速に周波数が切り換えられかつ周波数設 定精度が高い周波数シンセサイザーを実現することであ る。本発明の他の目的は上記周波数シンセサイザー実現 に有効な一定ビット数のデータ語長を持つ入力信号を、 上記一定ビット数のデータ語長よりも短いビット数の信 号に変換するピット数低減回路を実現することである。 [0006]

【課題を解決するための手段】上記目的を達成するた 【0004】この数値位相比較直流化周波数シンセサイ 20 め、本発明は、一定ビット数のデータ語長を持つ入力信 号を、上記一定ビット数のデータ語長よりも短いピット 数の信号に変換するビット数低減回路を、上記入力信号 を量子化する第1の量子化器と、上配第1の量子化器の 出力と上記入力信号との差分を入力とするノイズシェー ピング回路と、上記第1の量子化器出力を遅延させる遅 延器と上記遅延器の出力と上記ノイズシェーピング回路 の出力との加算をする加算器から構成する。即ち、第1 の量子化器を用いて有効ビット数の低減を行い、上記第 1の量子化器の出力と入力信号との差分を、上記ノイズ シェーピング回路に入力し、第2の量子化器によって第 1の量子化器と同じビット数に変換したのち、第1の量 子化器の出力を上記ノイズシェーピング回路によって補 正し、ピット数を削減する方式を用いている。

> 【0007】更に本発明の周波数シンセサイザーは、基 **準発振器から供給される基準信号に基づいて鋸歯状波を** 発生する第1の鋸歯状波回路と、予め指定された分周数 Nと電圧制御発振器の出力にもとづいて鋸歯状液を発生 する第2の鋸歯状波回路と、上記第1の鋸歯状波回路の 出力と上記第2の鋸歯状波回路の出力との差分から上記 電圧制御発振器の発振周波数制御を行い、上記基準信号 と上記分周数Nとの積に比例した発振周波数にて発振す る、いわゆるディジタル位相比較回路を用いた周波数シ ンセサイザーにおいて、上記電圧制御発振器の発振周波 数制御を行う回路が、上記ピット数低減回路と、上記ピ ット数低減回路の出力をアナログ信号に変換するD/A 変換器と上記D/A変換器の出力を入力とする低域遮断 フィルタから構成される。

[8000]

【作用】ビット数低減回路の入力をx、第1の量子化器 なる。移動体通信装置では小型化、低消費電力化が重要 50 の出力をy、ノイズシェーピング回路出力をe、ピット 5

数低減回路出力をDAと定義する。第1の量子化器にお いて、入力信号xは下位ピットが削減される。この時の*

$$b = x - y$$

bはノイズシェーピング回路に入力される。ノイズシェ ーピング回路の伝達関数は(3)式で表せる。ここで、 N q はノイズシェーピング回路の中に有る第2の量子化※

$$e = b z^{-1} + (1 - z^{-1})^{1} N q$$
 ... (3)

iはノイズシェーピング回路の次数を表し、1次の場合 においては積分器の数に対応する。第1の量子化器の出 カッとeとの遅延量を一致させるため、yにノイズシェ ーピング回路の次数に相当する遅延量を与える。

$$DA = yz^{-i} + e$$

★【0009】遅延したッとノイズシェーピング回路出力 はi=1、2次の場合はi=2となる。これは回路構成 10 eとが加算されるので、ビット数低減回路出力DAは (4) 式として表される。

6

*誤差(b)は、(2)式で表せる。

※器の量子化雑音を示す。

... (2)

【数4】

【数3】

$$= x z^{-1} + (1 - z^{-1})^{-1} N q$$

(4) 式からピット数低減回路出力DAは、入力xが遅 q) にノイズシェーピングされた周波数特性が乗ぜられ た量子化雑音が加わった信号となる。次にDAをアナロ グ信号に変換した信号を所望の低域遮断特性と有する低 城遮断フィルタによって、上記量子化雑音が抑圧できる ので、所望の周波数帯域において、実効的に量子化雑音 が低減された回路を作成できる。ここでノイズシェービ ングされた周波数特性が乗ぜられた量子化雑音はサンプ ル周波数の2分の1の周波数に頂点を持つように分布さ

換器に利用した技術に関する文献として、ヤスユキ マ ツヤ 著「ア 17ビット オーバーサンプリング D/ Aコンパーション テクノロジー ユージング マルチステ ージ ノイズ シェーピング、アイ イー イー イー ジャ ーナル オブ ソリッド-ステイト サーキット 、第24巻4 号八月1989年 (Yasuyuki Matsuya, "A 17-bit Oversa mpling D-to-AConvertion Technology Using Multistag e Noise Shaping". IEEE Journal ofSolid-State Citc uit、 vol. 24、 No. 4、 Aug. 1989) やクニハラ ウチ ムラ 著「オーパーサンプリング D/A アンド D/A コン 40 バータズ ウイズ マルチステージノイズ シェーピング モデュレータ アイ イー イー イー トランズアクショ ン オン アコウスティックス 、スピーチ アンド シグ ナル プロセッシング

第36巻12号 12月 1899年 (Kunibaru Uchimura、、"Ove rsampling A-to-D and D-to-A Converters with Multist age Noise Shaping Modulators", IEEETransaction on Acoustics, Speech, and Signal Processing, Vol. 36、No.12、 Dec. 1899) が有る。従って、上記構成の ノイズシェーピング効果を利用したビット数低減回路に 50 1、加算器17の出力DAGCと位相差検出器11の出

よって19ピット以上の細かい分解能の周波数データを 延した値と第2の量子化器にて発生する量子化雑音(N 20 少ないビット数のディジタル信号に変換し、その信号を D/A変換したのち低域遮断フィルタを用いれば、ノイ ズシェーピングによって髙周波数領域に変換された量子 化雑音を上記低域遮断フィルタによって抑圧することに より、少ないピット数のD/A変換器を用いても、実効 的に分解能が高くなった周波数シンセサイザーが実現で きる。

[0011]

【実施例】以下、図面を用いて本発明の実施例を説明す る。図1は、本発明による周波数シンセサイザーの一実 【0010】なお、ノイズシェーピング効果をD/A変 30 施例の構成を示すプロック図である。周波数シンセサイ ザーは、基準信号 f r、分周数N、周波数補正器制御信 号Fcont、初期値Init及び利得切替え信号Ga inが入力され、所定の発振周波数の信号SYNが出力 される。本実施例は、基準信号 f r から鋸歯状波を発生 する第1の鋸歯状波回路1、プリスケーラ7の出力から 鋸歯状波を発生する第2の鋸歯状波回路2、鋸歯状波回 路1の出力の一定時間における差分を取る第1の差分回 路3、鋸歯状波回路2の出力の一定時間における差分を 取る第2の差分回路4、差分回路4の出力を基準信号 f rにて同期化する取り込み回路19、差分回路3から取 り込み回路19の出力を減算する減算器18、 減算器 18の出力Fsaを積分する積分器5、積分器5の出力 のサンブル周期を低減するデシメータ62、積分器5の 出力を帯域制限するディジタルフィルタ6、減算器18 の出力Fsaから周波数誤差補正信号を発生する周波数 補正器12、周波数補正器12の出力をディジタルフィ ルタ6の出力Doutに加算する加算器17、ディジタ ルフィルタ6の出力Doutから2つの鋸歯状波回路1 及び2の出力間の初期位相差を検出する位相差検出器1

カと外部から与えられる初期値 Init および制御信号 発生器47の制御信号から初期値の設定とループ利得の 変更を行う利得設定回路10、利得設定回路10の出力 DACの有効ビットを数を低減するビット数低減回路5 3、ビット数低減回路53によって有効ビット数を低減 された信号をアナログ信号に変換するD/A変換器9、 D/A変換器9の出力に含まれる高周波雑音を抑圧する ロウパスフィルタ(LPF) 54、LPF54の出力で 周波数制御される電圧制御発振器(VCO) 8、基準信 号frを分周し周波数シンセサイザーの動作クロックを 10 供給するするタイミング発生回路21及びVCO8の出 カをP又はP+1の分周比にて分周するプリスケーラ 7、基準信号 f r と外部から与えられる分周数Nと上記 鋸歯状波回路1、2のそれぞれのピーク信号から制御信 号を発生する制御信号発生器47とから構成される。

【0012】次に本実施例の動作を説明する。ここでは 説明上、

基準信号

 $f_1 = 12.8 MHz$

プリスケーラ分周比

P = 1.28

N = 38000

の場合について述べるが、これらのパラメータは上記数 値に限定されず、任意の数値で動作可能である。鋸歯状 波回路1において、基準信号frを分周数R1で分周し たクロック CLKR 1 の立上り毎に外部から与えられる 分周数Nと等しい増加率の鋸歯状波を生成する。鋸歯状 波回路1の出力は、差分回路3において一つ前のタイミ ングでの鋸歯状波回路1の出力との差分が取られる。従 って、差分回路3の出力はクロックCLKR1毎に一定 値であるNとなる。ここで鋸歯状波回路1及び2の最大 値Mは(5)式にて与えられる。

 $M=N\times R_2$

... (5)

また、各々の鋸歯状波の周期Tは(6)式にて表せる。 ... (6) $T=R_1\times R_2\div f_1$

(5) 式及び(6) 式において、分周数R1及びR2は任 意の整数である。

【0013】ここで、差分回路3の動作を行う場合、鋸 歯状波回路1が最大値Mを越えた次のタイミングで、差 分回路3の出力にN-Mの値が発生するが、本実施例で は、このタイミングのみ、M=0として、一定値Nが出 力されるように構成した。これにより、位相比較結果に 含まれる±Mの飛びを防ぐことができる。鋸歯状波回路 2及び差分回路4においても、鋸歯状波回路1と差分回 路3とによる動作と同様に、プリスケーラ7出力CLK Pの立上り毎にプリスケーラのモジュラス信号(MO D) であるP又はP+1が出力される。差分回路4の出 力は基準信号 f r に対して、非同期な信号であるため、 取り込み回路19において、以下に説明する同期非同期 変換を行う。

【0014】図2は、図1の取り込み回路19の構成を

ためのタイミングチャートを示す。取り込み回路19 は、プリスケーラ7の出力CLKPの立上りエッジ信号 CK2Eによってセットされるフリップフロップ22、 フリップフロップ22の出力を基準信号 faの立上りエ ッジ信号CK1REでQ出力に出力するレジスタ23、 エッジ信号CK1REを一定の遅延時間遅延させる遅延 回路25、遅延回路25の出力CK1R-Delayと レジスタ23の出力(b)との論理積を取るAND回路 24、モジュラス信号MODをCK2Eのタイミングで 取り込むレジスタ28、レジスタ28の出力をAND回 路24の出力(c)で取り込むレジスタ29、レジスタ 29の出力SYMODとレジスタ23の出力との論理積 を取るAND回路27から構成される。取り込み回路1 9の出力はAND回路27が最上位ピット、レジスタ2 3のQ出力が最下位ピット、その他のピットはすべて固 定値しである。

8

【0015】図3のタイミングチャートには、取り込み 回路19の入力信号であるCK1RE、CK2E、MO・ D、内部信号であるCK1R-Delay、SYMO 20 D、(a)、(b)、(c)及び出力信号 bo~brを示 す。また、信号位置を比較するため、基準信号fiとプ リスケーラ7の出力CLKPも同時に示した。CK1R Eは基準信号 f ₹の立上りエッジに同期した信号、CK 2 EはCLKPの立上りエッジに同期した信号、CK1 R-DelayはCK2Eを一定時間遅延させた信号で ある。上記一定時間遅延はレジスタ22の遅延時間より 大きければ問題ない。また、モジュラス信号MODはプ リスケーラ7の出力CLKPに同期して変化し、MOD が「L」の場合プリスケーラ?の分周数がP、「H」の 30 場合プリスケーラ?の分周数がP+1であることを表 **す。**

【0016】 CK2Eの立上りタイミングにて、フリッ プフロップ22の出力Qは「H」となる。フリップフロ ップ22の出力Qが接続されているレジスタ23の取り 込みクロックCK1REはfrに同期した信号であるか ら、本実施例では12.8MHz毎にフリップフロップ 22のQ出力(a)を取り込み、レジスタ23のQ出力 に出力(b) する。フリップフロップ22の出力(a) が「H」のとき、CK1REの立上りエッジが発生した 場合、レジスタ23のQ出力(b)は「H」となる。次 に、レジスタ23のQ出力(b)が「H」のとき、AN D回路24の出力(c)は遅延信号CK1R-Dela yが出力されるので、フリップフロップ22のQ出力 (a) はリセットされ、「L」となる。

【0017】また、フリップフロップ22の出力(a) が「L」のときCK1REの立上りエッジが発生した場 合、レジスタ23のQ出力(b)は「L」となり、AN D回路24の出力(c)及びフリップフロップ22のQ 出力(a)は「L」を保持する。フリップフロップ22 示すプロック図、図3は取り込み回路19の動作説明の 50 の出力が「L」のときCK1REの立上りエッジが発生

する条件は、CK1REの前回の立上りエッジから今回 の立上りエッジまでの間に、CLKPの立上りエッジが 発生しなかったときである。上記取り込み回路19の動 作は、CK1REの前回の立上りエッジから今回の立上 りエッジまでの間に、CLKPの立上りエッジが発生し なかったときレジスタ23のQ出力は「L」となり、C LKPの立上りエッジが発生したときレジスタ23のQ 出力は「H」となる。この結果、基準信号frに対して 非同期であるCLKPを同期信号に変換する。

で基準信号frに対して非同期である。そのため、MO Dもレジスタ28とレジスタ29を用いてfrに同期し た信号に変換する。まず、MODをレジスタ28に入力 し、プリスケーラ7の出力CLKPによって取り込む。 これはプリスケーラ?の分周数がプリスケーラ?の出力 CLKPの立上りエッジ以前のMODにて指定されてい るので、遅延時間を一致させるためである。次に、レジ スタ28のQ出力をレジスタ29において、AND回路 24の出力タイミングにおいて取り込む。AND回路2 今回の立上りエッジまでの間にCLKPの立上りエッジ が発生したときに「H」が出力される信号なので、fr に同期したMOD信号であるSYMODを得ることがで きる。

*【0019】 最後に、プリスケーラ7の出力及びMOD を基準信号 f r に同期した信号を用いて、取り込み回路 19の出力をAND回路27によって生成する。本実施 例のようにプリスケーラ7の分周数Pを128とした場 合、P及びP+1を2進数によって表視すると、Pはb 1のみ「H」、P+1はb1とb0の2つのピットが 「H」となり、その他のb:~b。は常に「L」である。 従って、取り込み回路19の出力はCK1REの前回の 立上りエッジから今回の立上りエッジまでの間に、CL 【0018】一方、MODもCLKPに同期しているの 10 KPの立上りエッジが発生しなかったとき0、CLKP の立上りエッジが発生し、しかも、SYMODが「H」 のときP+1、SYMODが「L」のときPとなる。 【0020】次に、図1に戻り、取り込み回路19の出 力は減算器18に入力され、差分回路3の出力との差分 が演算される。減算器18出力は鋸歯状波回路1及び2 の2つの鋸歯状波の傾きの差である。つまり、滅算器1 8出力を微分すれば基準信号 f r との周波数偏差に比例 する値が得られる。次に、減算器18の出力Fsaは、 積分器5と周波数誤差補正器12に入力される。まず、 4の出力(c)はCK1REの前回の立上りエッジから 20 積分器5に入力される信号について説明する。積分器5 の機能は周波数誤差成分を積分するので、積分器5の出

力は上記2つの鋸歯状波間の位相差成分を出力する。積

(7)

分器5の伝達関数を(7)式で表す。

【0021】積分器5の出力はデシメータ62に入力さ ※ルタであり、サンプルレート低減を行う。 れる。デシメータ62は(8)式に示す伝達関数のフィ※30 【数8】

$$S(z) = \sum_{i=1}^{R_1} z^{-i} \qquad \cdots \qquad (8)$$

【0022】デシメータ62の出力はディジタルフィル 夕6に入力される。ディジタルフィルタ6は、積分器5 の出力である位相差成分の帯域制限するためのものであ り、構成は特に限定されることはないが、シンセサイザ - の出力信号SYNに含まれる位相ジッタ成分と周波数★

> R_2 U(z) = Σ z

★シンセサイザー収束速度の関係から最適な構成を選ぶ必 要がある。本実施例では、実現が容易な移動平均を採用 した。(9)式に伝達関数を示す。移動平均を取る範囲 は鋸歯状波回路1及び2の周期7を選んだ。

【数 9 】

【数7】

(9)

ここで、R2は(10)式にて表される。

(10) $f \times R$

☆ ☆【数10】

ディジタルフィルタ6の出力Doutは、加算器17で 周波数補正器12の出力と加算され、利得設定回路10 に入力される。

【0023】図4は、図1の周波数誤差補正器12の構

ミングチャートを示す。減算器18の出力Fsaの分岐 された他の一方が周波数誤差補正器12に入力される。 周波数誤差補正器12は、減算器18の出力Fsaを積 算する加算器30とレジスタ31、レジスタ31のQ出 成を示すプロック図及びその動作を説明するためのタイ 50 力を取り込むレジスタ32、レジスタ32のQ出力が入

力され、レジスタ32のQ出力との乗算係数を選択する 比較器26、比較器26の出力により所望の係数を選択 するセレクタ34、セレクタ34の出力とレジスタ32 のQ出力との乗算を行う乗算器33及び乗算器33出力 を積分する加算器44とレジスタ45から構成される。 図4に示す4つの動作クロックReset、CK1、C K2、CK3は、図1の図面では省略しているが、すべてタイミング発生回路21から供給される信号である。 また、制御信号Fcontは周波数補正器12の動作を 制御するために外部から入力される信号である。

【0024】以下に、周波数誤差補正回路12の動作を説明する。周波数誤差補正回路12の入力信号Fsaとレジスタ31のQ出力は、加算器30で加算される。加算器30の出力は再びレジスタ31にCK1のタイミングで取り込まれる。レジスタ31はResetによってリセットされるので、Resetクロックの間に含まれるCK1の回数の加算が行われる。また、レジスタ31がリセットされるよりも早いタイミングCK2において、レジスタ31のQ出力はレジスタ32に取り込まれる。従って、レジスタ31には一定期間の周波数誤差成の分に比例した数値が替えられる。一定期間は特に制限されるものではないが、ここでは上記鋸歯状波の周期Tと一致する期間を選び加算回数は(10)式にて表されるR₂とした。

【0025】レジスタ32のQ出力は乗算器33に入力されるとともに、比較器26に入力される。周波数誤差 Δf とレジスタ32の値Xとの関係を(11)式に示す。

【数11】

$$\Delta f = \frac{X}{T \times R_1 \times R_2} \quad \cdots \quad (11)$$

比較器 26 は周波数誤差 Δ f の大きさに応じて、補正値の加算率が可変な構成とした。本実施例においては、周波数誤差 Δ f が \pm 3 0 0 k H z と \pm 1 5 0 k H z を閾値とした例を示す。(11)式を用いて、比較する数値は \pm 2 4 5 7 6、 \pm 1 2 2 8 8 である。比較器 2 6 はこれらの数値を 2 進数にて表現し、上位 8 ビットのみ比較するように構成した。

【0026】図5は、図4の比較器26の真理値表を示 40 す。X<-24576, X>+24576のとき、係数 aが選択される。-24576くX<-12288及び 12288</td>
12288
X<24576のとき、係数bが選択される。12288</td>
X<24576のとき、係数bが選択される。12288</td>
X<12288のとき、係数cが選択される。選択される係数の値は実現する収束速度によって異なるもので、特に制限さるものではない。比較器26より選択信号が出力され、セレクタ34によって選択された係数が選ばれ、乗算器33の一方の入力となる。乗算器33出力は、加算器44に入力される。加算器44とレジスタ45は、箱分器を機成し、周波数補正値を50</td>

12

記憶する。また、制御信号Fcontによってレジスタ45はリセットされる。周波数誤差補正器12の出力FHoutは加算器17において、ディジタルフィルタ6の出力と加算され、利得設定回路10に入力される。

【0027】図6は、図1の鋸歯状液回路1の出力と鋸歯状液回路2の出力との位相差検出手順を示す。同図において、鋸歯状液回路1のピークタイミングを示すクロックK701、鋸歯状液回路2のピークタイミングを示すクロックK701、外部から与えられる分周数N、鋸歯状の四路2内部の分周数Nx、D/A変換器9の入力、位相差検出信号Pcont、位相差検出器出力Pout、分周数切替え信号Ncont及びディジタルフィルタ6の出力Doutを示す。

【0028】 鋸歯状波回路2のピークタイミングを示す クロックKyo2の周期は、鋸歯状波回路1のピークタイ ミングを示すクロックKvolの周期Tとほぼ等しいが、 非同期な信号である。そのため、図6に示すように外部 から与えられる分周数NがNOからN1に変更された場 合、鋸歯状波の途中にて鋸歯状波の傾きが変更となり、 不連続な動作となる問題がある。そのため、分周数が切 り替わった次のクロックK,o2にて分周数切替え信号N contを発生し、鋸歯状波回路2の内部の分周数Nx を更新する。この更新タイミングと同時に、D/A変換 器9の入力を外部から与えられる初期値Initに変更 し、また、位相差検出器11出力Poutをリセットす る。この状態から Kro1 の 2 クロックの後に位相差検出 信号Pcontを発生する。この間のD/A変換器9の 入力は、上記初期値 Initに固定される。このように すれば最低1周期の鋸歯状波の間、位相差検出が可能と 30 なる。2つの鋸歯状波間の位相差はK, 1に同期してデ ィジタルフィルタ6から出力されるので、位相差検出器 11においてその値を位相差検出信号Pcontにて保 持する。したがって、ディジタルフィルタ6出力Dou t を外部から与えられる分周数Nが変更となった点から P (0) 、 P (1) 、 P (2) …とした場合、位相差検 出器11にはP(2)が替えられる。この位相差検出器 11出力Poutを用いてD/A変換器9の入力の補正 を行う。利得設定回路10にて補正をもとめる。

【0029】図7は、図1の利得設定回路10の構成を示すプロック図で、図8は利得設定回路10のループ利得設定回路10は、位相差検出器11の出力Poutによって初期値Initを補正した値を設定する機能と外部から与えられる利得制御信号Gainによってループ利得を変更する機能の2つの機能を持つ。

て異なるもので、特に制限さるものではない。比較器2 【0030】利得設定回路10は、利得制御信号Gai 6より選択信号が出力され、セレクタ34によって選択 nによって指定される利得を指定する利得指定回路3 された係数が選ばれ、乗算器33の一方の入力となる。 5、利得設定回路10の入力信号DAGCと利得指定回 乗算器33出力は、加算器44に入力される。加算器4 路35との積を取る乗算器38、上記乗算器38出力と 4とレジスタ45は、積分器を構成し、周波数補正値を 50 補正値配憶回路36出力とを加算する加算器39、乗算 12

器38の出力と定数βとを乗算す乗算器37、乗算器3 7の出力と補正値記憶器36の出力との加算をする加算 器40、位相差検出器11の出力Poutと利得指定回 路35出力との積を取る乗算器46、外部から与えられ る初期値Initと乗算器46の出力との差分を取る減 算器41、減算器41の出力と加算器40出力との切替 えを行うセレクタ42、セレクタ42出力を保存する補 正値記憶回路36、利得制御信号Gain及び位相補正 制御信号Pget及び分周数切替え信号Ncontから 補正値記憶回路 3 6 の入力を取り込むタイミングを発生 10 H.,(1) = I,::-Pout するOR回路43から構成される。

【0031】以下、図8のタイムチャートを用いて利得 設定回路10の動作を説明する。利得制御信号Gain は、ループ利得を切替えるタイミングを示す信号であ る。利得制御信号Gainは利得指定回路35に入力さ れ、利得制御信号の立上りエッジにおいて、予め定めら れた利得切替え幅αにしたがって利得設定回路10の出 力を更新する。利得切替え幅αは特に定められることは ないが、本実施例では $\alpha = 0$. 5の場合を示す。

て、利得指定回路35はリセットされ、出力は0となる ので、乗算器38の出力も0となる。また、外部から与 えられた初期値Initは、上配分周数切替え信号Nc ontのタイミングにおいて位相差検出器11の出力P outが0及び位相/利得切替え信号PGcontが 「H」であるので、加算器41及びセレクタ42を介し て補正値記憶回路36に入力される。ここで、セレクタ 42のY出力はS入力が「H」のときB入力が選択さ れ、S入力がLのときA入力が選択されと仮定する。以 上の動作により、利得設定回路10の出力は外部から与 30 えられた初期値 Initとなる。この時の補正値記憶回 路36の値H。(0)は(12)式である。

 H_{a} , $(0) = I_{a+1}$... (12)

【0033】次に、位相差検出が終了し、位相差検出信 号Pcontが発生する。位相差検出信号Pcontは 位相差検出完了を示すタイミングである。また、この位 相差が確定するタイミングと同時に、利得指定回路35 の出力を予め定められた値に変更する。この値は収束速 度に依存した値であるので、特に指定されることはない が、本実施例においては簡単のため、1とする。次に、 位相差検出器11出力Poutに利得指定回路35との 積を乗算器46にて演算する。乗算器46の出力と前記*

 $G=DAGC(1)\times\alpha$

また、利得切替前の帰還信号D.(0)は(15)式にて※ ※表される。

 $D_{\bullet,\bullet}(0) = H_{\bullet,\bullet}(1) + D A G C(0)$

... (15)

... (14)

このとき、上記補正値H。(1)は、乗算器37と加算器 ★しい補正値H。(2)が演算される。 40による演算により、(16)式のように変化し、新★

> $H_{\bullet \bullet}(2) = H_{\bullet \bullet}(1) + (1 - \alpha) \times DAGC(0)$... (16)

【0037】次に、(14)式に示す利得切替後のGと (16)式に示す利得切替後の補正値H.(2)とが加算 50 替後の帰還信号D.(1)となる。

器39により加算され、(17)式に示すように利得切

*初期値Ⅰnitとの減算を減算器41にて演算される。 滅算器41の出力は、セレクタ42を介して補正値記憶 回路36に入力され、位相差検出信号Pcontに遅延 を与えた位相補正制御信号Pgetによって、補正値記

14

【0034】以上の結果、補正値記憶回路36の値H。。 (1)には初期値 I n i t から位相差検出器 1 1 の出力 P outが減ぜられた値が保持され、(13)式で表され る。

僚回路36に保持される。

一方、鋸歯状波回路1と鋸歯状波回路2の2つの鋸歯状 波の位相差は急激に変動しないので、次のサンブルの入 カDAGCは、補正値記憶回路36の値を加算器39に て加算されることにより、上記位相差値が相殺され、外 部から設定された初期値Initを基準として、収束動 作が開始される。

【0035】次に、第1回目の利得切替えについて説明 する。まず、位相/利得切替え信号PGcontが 「H」から「L」に変化して、A入力がセレクタ42の 【0032】まず、分周数切替え信号Ncontによっ 20 Y出力に選択される。位相/利得切替え信号PGcon t が切り替わるタイミングは位相差検出結果を補正値配 憶回路に記憶する位相補正制御信号Pget以後のタイ ミングならば問題ない。次に、乗算器38の出力は定数 βとの乗算を乗算器37にて演算される。上記定数β= $1-\alpha$ である。本実施例では $\alpha=0$. 5のときについて 説明するので、ここでは $\beta=0$. 5である。乗算器37 出力は、加算器40において、補正値記憶回路36の出 力と加算される。利得制御信号が入力されると、その立 上りエッジにて上記セレクタ42出力が補正値記憶回路 36に取り込まれるとともに、利得指定回路35の出力 がα倍に更新される。更新された利得指定回路35出力 と利得指定回路10の入力との乗算が乗算器38にて演 算される。乗算器38の出力は補正値記憶回路36の出 カと加算され、D/A変換器に入力される。

【0036】以上に述べた動作の過程を以下の式を用い て説明する。利得切替前の上記2つの鋸歯状波を比較し た結果をDAGC(0)、利得切替後の上記2つの鋸歯状 波を比較した結果をDAGC(1)、また利得切替前の初 期値を補正した値をH。(1)、利得切替後の補正値をH .,(2)とする。このときの乗算器38の出力Gは利得指 定回路10の入力DAGC(0)を用いて表すと(14) 式となる。

15

 $D_{**}(1) = G + H_{**}(2)$ $= H_{\bullet,\bullet}(1) + DAGC(0)$

 $+\alpha \times (DAGC(0)-DAGC(1))$

 $=D_{ac}(0) + \alpha \times (DAGC(0) - DAGC(1)) \quad \cdots \quad (17)$

【0038】従って、Dat(1)以降の帰還信号は、(1 7) 式に示すように利得変更前の値との連続性を保ち、 しかも、帰還時の利得がα倍とすることが可能となる。 2回め以降の利得切替えも同様に行われ、利得変更前の 値との連続性を保つことができる。従って、図8に示す ることができる。

【0039】図9は図1のピット数低減回路53の実施 例の構成を示すプロック図である。ピット数低減回路5 3はループ利得を設定された利得設定回路10の出力の 有効精度を維持しつつ、ビット数低減を行うものであ る。図9のピット数低減回路は、1次ΔΣオーバーサン ブルを用いたノイズシェーピング回路を用いた回路であ り、利得設定回路10の出力DACに周期的な変動波形 (ディザ) Qnを加算する加算器65、加算器65の出 力が入力され、予め定められた下位ビットを削減する第 20 1の量子化器55、量子化器55の出力に所定の遅延量 を遅延させる遅延器56、上記利得設定回路10の出力 DACから量子化器55出力を減算する減算器57、減 算器57の出力bから第2の量子化器61の出力を減算 する減算器59、減算器59の出力を積分する積分器6 0、積分器60出力を量子化する第2の量子化器61、 量子化器61の出力eと遅延器56と加算する加算器5 8から構成される。

【0040】次に、ピット数低減回路53の動作説明を 行う。ここで、ビット数低減器53の動作速度は、特に 30 の出力eは(18)式である。 指定されないが、鋸歯状波回路1又は2の鋸歯状波の周*

$$e = b z^{-1} + (1 - z^{-1}) Nq \cdots (18)$$

ここで、Ngは量子化器61が発生する量子化雑音、z [¬]」 はサンプル周期を表す。

【0042】一方、第1の量子化器55の出力yは遅延 器56によって上記サンプル周期に相当する遅延が与え※

$$DA = yz + e^{-1}$$

= $xz^{-1} + (1-z^{-1}) Nq$

量子化器61が発生する量子化雑音Nqは、上記サンプ ル周期の2分の1の帯域に一様に分布する。ピット数低 40 減回路5の3出力は、D/A変換器9によりアナログ信 号に変換される。D/A変換器9出力はローパスフィル タ54に入力される。 従って、(19)式に示すよう に (1-z-1) の周波数特性により高周波領域にノ イズシェーピングされるため、サンプル周期よりも十分 低い遮断周波数を持つローパスフィルタ54によって上 記高周波雑音成分を抑圧することができる。

【0043】図10は、図1のピット数低減回路53の 他の実施例の構成を示すプロック図である。本実施例は

*期よりも十分短い周期、fr/4とした。上記周期的な 変動波形Qnはディザと呼ばれ、ノイズシェーピング効 果を高める役割をする。ディザは必要に応じて加算する ので、これを用いない場合でも問題ない。ディザの大き さは、信号成分に影響を与えない値なら差し支えない ように利得が1、 α 、 α^2 、 α^3 、 \cdots という形で変更す 10 が、ここでは量子化器55の切り拾てられるピット数の 4分の1とする。次に加算器65の出力は量子化器55 によって下位ピット数が削減される。信号DACのビッ ト数はVCOの周波数可変範囲を40MH2とした場 合、1¹00Hz以下の分解能を得るためには、19ビッ ト以上必要となる。量子化器55によって削減されるビ ット数は、特に限定されないが、ローパスフィルタ54 の低周波抑圧特性によって高周波雑音が抑圧できる能力 によって制限される。ここでは、この高周波雑音による 周波数のずれが30Hz以下となるように、ローパスフ ィルタ54の遮断周波数を10kHz、削減するピット 数を7ピットとした。また、削減する方法は4拾5入や 切捨てなどの方法があるが、ここではどちらの方法を用 いてもよい。

16

【0041】量子化器55によって下位ピットを削減さ れた信号 y とDAC との差分を減算器 5 7 によって演算 する。減算器57の出力bは量子化器55の量子化誤差 である。次に、出力りは減算器59と積分器60と量子 化器 6 1 にて構成される 1 次 Δ Σ型ノイズシェーピング 回路に入力される。1次ΔΣ型ノイズシェーピング回路

※られる。1次ΔΣ型変調回路の出力 e は、第1の量子化 器55の出力yを1サンプル周期遅延した信号と加算器 58で加算されるので、ビット数低減回路53出力DA は(19)式となる。

... (19)

Σオーバーサンプルによるピット数低減回路は、利得設 定回路10の出力DACに周期的な変動波形(ディザ) Qnを加算する加算器65、加算器65出力が入力さ れ、予め定められた下位ビットを削減する第1の量子化 器55、量子化器55の出力に所定の遅延量を遅延させ る遅延器56、上記DACから量子化器55の出力を減 算する減算器57、減算器57の出力から第2の量子化 器61出力を減算する減算器59、減算器59の出力を 積分する第1の積分器60、積分器60の出力から2倍 利得器63の出力を減算する減算器64、減算器64の 出力を積分する第2の積分器62、積分器62の出力を 2次 Δ Σ オーパーサンブルを用いた回路である。2次 Δ 50 量子化する第2の量子化器61、量子化器61の出力の

利得を2倍にする利得器63、量子化器61の出力と遅 延器56の出力と加算する加算器58から構成される。

【0044】図9のビット数低減回路と同様に、入力信 号DACに周期的な変動波形Qnを加算器65によって 加算する。加算器65の出力は量子化器55に入力さ れ、下位ピットを削減する。量子化器55によって下位 ビットを削減された信号yと入力信号DACとの差分を*

$$e = b z^{-2} + (1 - 2^{-1})^{2} N q$$
 ... (20)

 $+ (1 - z^{-1})^{2} N q$

【0045】一方、第1の量子化器55の出力yは遅延 器56によって上記サンプル周期の2倍に相当する遅延 10 遅延した信号と加算器58で加算されるので、ビット数 が与えられる。次に、2次ΔΣ型ノイズシェーピング回※

 $DA = yz^{-2} + e$

 $= x z^{-2}$

【0046】2次ΔΣ型ノイズシェーピング回路を用い ると、(21)式に示すように量子化器61が発生する 量子化雑音Nqに対して2次の周波数特性が乗ぜられた 形となるためローパスフィルタ54に必要な低域遮断特 性が緩和できる。さらに、ローパスフィルタ54の出力 はVCO8の制御信号としてVCO8の周波数制御端子 に入力される。VCO8の出力は分岐され、一方は周波 20 数シンセサイザー出力SYNとして出力されるととも に、他方は、プリスケーラ7に入力される。プリスケー ラ7は、鋸歯状波回路2から与えられるモジュラス信号 MODによって所定の分周数(P又はP+1)の分周を 行う。プリスケーラ7の出力は鋸歯状波回路2に入力さ れ、この一連の帰還ループにより周波数シンセサイザー として所定の発振周波数の発振が可能となる。上記本実 施例ではプリスケーラ7が2つの分周数を持つ場合を説 明したが、これに限定されず、固定の分周数を持つ場合

【0047】図11は、本発明による周波数シンセサイ ザーの他の実施例の構成を示す図である。図1に示す実 施例との違いは図1の鋸歯状波回路2からプリスケーラ 7への制御信号がなく、外部から分周数に反比例した数 値Bが与えられる第3の鋸歯状波回路13から構成され ている点のみで、その他の構成は同一であるので、動作 説明は省略する。また、プリスケーラ7は数100MH z以上の信号を発振する場合に必要な回路で、それ以下 の場合においては省略することが可能である。

でも適用可能である。

【0048】図12は、本発明による周波数シンセサイ 40 ザーの更に他の実施例の構成を示すプロック図である。 図1の実施例に対して、演算処理が同一となるように差 分器3、4と積分器5との位置関係を変更したものであ る。図1の差分回路3、4と積分器5が削除され、補正 器15と差分回路14が追加されている。補正器15は **減算器18の出力とディジタルフィルタ6との間に挿入** され、差分回路14は減算器18の出力と周波数誤差補 正器12との間に挿入される。補正器15は、鋸歯状波 回路1と鋸歯状波回路2との位相差により発生する±M

★減算器57によって演算する。減算器57の出力bは第 1の量子化器55の量子化誤差である。次に、出力bは 滅算器59と第1の積分器60と滅算器64と第2の積 分器62と第2の量子化器61及び利得器63にて構成 される 2 次 Δ Σ型ノイズシェーピング回路に入力され る。2次ΔΣ型ノイズシェーピング回路の出力eは(2) 0) 式である。

18

※路の出力eは、量子化器55の出力yを2サンプル周期 低減回路53出力DAは(21)式となる。

... (21)

数として選択すれば、オーバーフローを利用することに より簡単に実現できる。

【0049】以上述べてきた周波数シンセサイザーの実 施例では、各プロックを個別に信号処理する例を示した が、実施例に限定されるものではなく、周波数シンセサ イザーを構成する、鋸歯状波回路1、鋸歯状波回路2、 差分回路3、差分回路4、積分器5、ディジタルフィル 夕6、利得設定回路10、位相差検出器11、周波数補 正器 1 2、鋸歯状波発生回路 1 3、差分回路 1 4、補正 器15、取り込み回路19、積算回路20及び制御信号 発生器47の一部もしくは全部をDSP (ディジタル信 号処理装置)のような演算装置を共用化して信号処理を 行う構成にしてもよい。

【0050】図13及び図14はいずれも本発明による に初期値を設定できる初期値設定型周波数シンセサイザ 一の実施例の構成を示すプロック図ある。図13の実施 例は前回の周波数シンセサイザーの収束値を記憶する回 路を有し、次回の周波数シンセサイザーの発振周波数設 定のとき、記憶された上記収束値を初期値として設定す る初期値設定型周波数シンセサイザーの構成を示す。初 期値設定型周波数シンセサイザーは、図1、図11、又 は図12の周波数シンセサイザー50と、分周数Nをア ドレスとして周波数シンセサイザー50の収束結果DA Cを記憶し、上記分周数Nに対応した次回の周波数シン セサイザー50の発振周波数を初期値として出力する記 憶回路48から構成される。

【0051】記憶回路48に記憶されている内容は、初 期状態としてリセット又は周波数シンセサイザーの発振 周波数と全く関係のない数値が保持されているので、電 源投入時や長時間経過した場合に自動的に分周数Nの全 てのとおりの分周数Nを設定し、それぞれの分周数Nに 対する周波数シンセサイザー50の収束結果DACを書 き込む動作を行う。VCOの周波数制御信号と発振周波 数の関係は、温度変動などのゆっくりした変動が存在す るが、上記変動は数時間単位のかなりゆっくりとしたも のであるため、ひとたび記憶回路48の内容が定まれ の飛びを補正する機能を持つ。これは、上配Mを2の乗 50 ば、記憶した数値は次回の周波数シンセサイザー50に

設定する初期値として使用することが可能である。上記 初期値は、上記周波数シンセサイザー50のInit端 子に入力される。

【0052】図14に示す実施例は、VCOの周波数制 御信号と発振周波数の関係を関数として演算する装置を 用いた場合の実施例を示す。上記第2の初期値設定型周 波数シンセサイザーは、図1、又は図11又は図12の 構成を持つ周波数シンセサイザー50と、分周数Nをア ドレスとして上記周波数シンセサイザー50の収束結果 を示す信号DACを記憶する記憶回路48と、上記分周 10 数Nと上記記憶回路48出力にもとづいて次回の周波数 シンセサイザーの発振周波数の初期値を演算する演算装 置49から構成される。

【0053】VCOの周波数制御信号に対する発振周波 数の線形性が良好な場合、上記VCOの周波数制御信号 に対する発振周波数の関数は少なくとも1次関数によっ て近似することができる。従って、上記記憶回路48の 少なくとも2種類の分周数に対する周波数シンセサイザ - 50の収束値から、上記VCOの周波数制御信号に対 する発振周波数の関数の2つのパラメータ(傾きとオフ 20 セット値)を演算できる。上記演算を行った演算器出力 を次回の周波数シンセサイザー50の発振周波数の初期 値として入力端子Initに設定される。ここで、上記 VC〇の周波数制御信号に対する発振周波数の近似関数 は、1次にとらわれることなく、VCOの周波数制御信 号に対する発振周波数の線形性の良否に応じて、2次以 上の高次近似又は分周数Nに対する発振周波数の相関値 を用いる演算方法を用いてもよい。

【0054】図15は、本発明の周波数シンセサイザー を用いた伝送装置の一実施例の構成を示すプロック図で 30 ある。本伝送装置は、基準信号fr、分周数N、Fco nt、Gain及びInitが入力され、指定された周 波数にて発振する周波数シンセサイザー50と初期値を 記憶する記憶回路48と受信変調波と上記周波数シンセ サイザー50から供給される信号により受信信号を復調 する復調器51と、送信信号に対して上記周波数シンセ サイザー50から供給される信号を用いて送信変調波を 出力する変調器52から構成される。周波数シンセサイ ザー50は上記基準信号frと分周数Nからfr×Nの 発振周波数を発振する。従って、復調器51と変調器5 40 2において、上記fr×Nの発振周波数にもとづいて、 変調及び復調が行われる。対向する伝送装置においても 同様の構成とすることにより、送信信号及び受信信号の やり取りが可能となる。 本実施例は上記周波数シンセ サイザー50を用いたひとつの例に過ぎず、例えば、上 配周波数シンセサイザー50の発振周波数が変調器52 と復調器51にて異なる場合や、時分割的に変調器52 と復調器51に供給される信号の発振周波数が変化する 例にも適用可能である。また、FcontやGainの 制御信号は同時には必ずしも必要でなく、それらに対応 50 器 20

した機能を用いる場合に供給されるものである。

【発明の効果】本発明のピット数低減回路を用いれば、 11ビットや12ビットの小さいビット長のD/A変換 器によって、実質的に19ピットの精度のD/A変換器 と同様の動作を行うことが出来、PLL型周波数シンセ サイザーの電圧制御発振器の制御部に用いることによ り、100Hz以下の高分解能を有する周波数シンセサ イザーが実現できる。

【図面の簡単な説明】

【図1】本発明による周波数シンセサイザーの一実施例 の構成を示すプロック図

【図2】図1の取り込み回路19の構成を示すプロック

【図3】図1のは取り込み回路19の動作説明のための タイミングチャート

【図4】図1の鋸歯状波回路1の出力と鋸歯状波回路2 の出力との位相差検出手順を示すタイムチャート

【図5】図1の周波数補正器12の構成を示すプロック 図及びその動作を説明するためのタイミングチャート

【図6】図5の比較器26の真理値表を示す図

【図7】図1の利得設定回路10の構成を示すプロック

【図8】利得設定回路10の動作タイムチャート

【図9】図1のピット数低減回路53の実施例の構成を 示すプロック図

【図10】図1のピット数低減回路53の実施例の構成 を示すプロック図

【図11】本発明による周波数シンセサイザーの他の実 施例の構成を示すプロック図

【図12】本発明による周波数シンセサイザーの更に他 の実施例の構成を示すプロック図

【図13】本発明によるに初期値を設定できる初期値設 定型周波数シンセサイザーの1実施例の構成を示すプロ ック図

【図14】本発明によるに初期値を設定できる初期値設 定型周波数シンセサイザー他の実施例の構成を示すプロ ック図

【図15】本発明の周波数シンセサイザーを用いた伝送 装置の構成図


【符号の説明】


1、2、13…鋸歯状波回路 3、4、14…差 分回路 5…積分器 6…ディジタルフ ィルタ 7…プリスケーラ 8… 電圧制御発振 器(VCO) 9···D/A変換器 10…利得設定回


11…位相差検出器 12…周波数補正

•	21	22			
15…補正器	1 7 …加算器	4.4…加算器	4 5 …レジスタ		
18…減算器	19…取り込み回	4 6 …乗算器	4 7 …制御信号発		
路		生器			
20…積算回路	2 1 …タイミング	4 8 …記憶回路	4 9 …演算装置		
発生回路		50…周波数シンセサイザー	5 1…復調器		
22…フリップフロップ	2 3 …レジスタ	5 2 …変調器	5 3 …ピット数低		
24、27…AND回路	2 5 …遅延回路	滅回路、			
2 6 …比較器	28, 29, 31	5 4 ··· L P F	55…第1の量子		
…レジスタ		化器			
3 0 …加算器	3 2…レジスタ 10	5 6 …遅延器	5 7…減算器		
34…セレクタ	3 3 …乗算器	58…加算器	5 9 …減算器		
3 5 …利得指定回路	3 6 …補正值記憶	60…第1の積分器	61…第2の量子		
回路		化器			
37、38…乗算器	3 9 …乗算器	62…第2の積分器	6 3 …利得器		
40…加算器	4 1…減算器	6 4 …減算器	65…加算器		
42…セレクタ	43…〇R回路				

【図2】









【図6】

図6




【図8】


図8




【図15】



[図9]



[図10]




[図11]

図11 - 3 鋸歯状波 回路 ディジタル 差分 回路 fr -フィルタ 18 タイミング 発生回路 Ν. 鋸歯状波 回路 差分 回路 取り込 み回路 12 周波数誤差 補正器 Fcont 制御信号 発生器 位相差検 出器 В Pout. 利得設 定回路 t' 7}数低 減回路 ĎΑC SYN io

Init Gain -

[図12]



[図14]

